Samsung empile les puces de m�moire

Samsung vient d’annoncer qu’il sera prochainement capable de proposer des barrettes de m�moire DDR2 de 4 Go�� un prix abordable tout en conservant de bonnes performances. Pour r�ussir un tel tour de force,�Samsung a utilis� deux technologies appel�es TSV�(Through Silicon Via)�et WSP (wafer-level processed stack package)�que nous avons d�j� vues dans des puces de m�moire graphiques du m�me constructeur.�Voici un petit rappel pour ceux qui ne connaitraient pas encore ces technologies.�

Commen�ons par le technologie WSP.�Actuellement d’autres constructeurs proc�dent aussi � des empilage de puces et celles-ci sont reli�es entre�elles par un microc�blage qui impose un espacement vertical de plusieurs dizaines de microns entre les puces pour accueillir les connexions. � l’inverse, la technologie WSP implique la formation de trous verticaux qui traversent le silicium verticalement pour connecter les puces, rendant inutiles les espacements ou les fils pour relier les puces entre elles. Gr�ce � la technologie WSP une puce occupera 15% de surface en moins et�sera 30% moins �paisse que des puces empil�es�microc�bl�es.�

Gr�ce � un�rayon laser tr�s fin,�la technologie TSV�permet de�faciliter�la cr�ation des trous au travers�le silicium�au lieu de recourir au proc�d� classique et complexe de la gravure s�che.�Sur la photo ci-dessous, on distingue tr�s bien�les�trous et donc les connexions au travers des�4 couches de silicium.��

Ainsi�la technologie WSP r�duit tr�s largement les dimensions physiques d’une � pile � de puces m�moire, tout r�duisant la longueur des interconnexions , ce qui permet d’obtenir un gain en performances d’environ 30% par rapport � une pile de puce classique�gr�ce �une meilleur connexion qui�r�duit de la r�sistance �lectrique globale de la pile de puce.

Pour consulter le communiqu� de presse de Samsung cliquez ici (anglais)

Source: TG Daily